Пълно обяснение на процеса на производство на чипове (2/2): от вафла до опаковане и тестване

Производството на всеки полупроводников продукт изисква стотици процеси, а целият производствен процес е разделен на осем стъпки:Обработка на вафли - Окисляване - Фотолитография - Офорт - отлагане на тънък филм - Връзка - Тестване - Опаковка.

---

Стъпка 5: Отлагане на тънък филм

За да създадем микро устройствата вътре в чипа, трябва непрекъснато да отлагаме слоеве от тънки филми и да премахнем излишните части чрез ецване, а също така да добавим някои материали за отделяне на различни устройства. Всеки транзистор или клетка памет е изграден стъпка по стъпка през горния процес. "Тънкият филм", за който говорим тук, се отнася до "филм" с дебелина по -малко от 1 микрона (μm, един милион от метър), който не може да бъде произведен чрез обикновени методи за механична обработка. Процесът на поставяне на филм, съдържащ необходимите молекулни или атомни единици на вафла, е „отлагане“.

За да образуваме многослойна полупроводникова структура, първо трябва да направим стек на устройството, тоест редувателно подреждане на множество слоеве от тънки метални (проводими) филми и диелектрични (изолационни) филми на повърхността на вафлата и след това да премахнем излишните части чрез повтарящи се процеси на офорт, за да образуват триизмерна структура. Техниките, които могат да се използват за процеси на отлагане, включват химическо отлагане на пари (CVD), отлагане на атомен слой (ALD) и физическо отлагане на пари (PVD), а методите, използващи тези техники, могат да бъдат разделени на сухо и мокро отлагане.

Химическо отлагане на пари (CVD)

При отлагане на химически пари предшествените газове реагират в реакционна камера, за да образуват тънък филм, прикрепен към повърхността на вафлата и страничните продукти, които се изпомпват от камерата. Химическото отлагане на химически пари използва плазма за генериране на газове реагенти. Този метод намалява температурата на реакцията, което го прави идеален за чувствителни към температурата структури. Използването на плазма може също да намали броя на отлаганията, често води до по-висококачествени филми.

Отлагане на атомен слой (ALD)

Отлагането на атомен слой образува тънки филми, като депозира само няколко атомни слоя наведнъж. Ключът към този метод е да се циклира независими стъпки, които се изпълняват в определен ред и да се поддържа добър контрол. Покриването на повърхността на вафли с предшественик е първата стъпка и след това се въвеждат различни газове, за да се реагират с предшественика, за да се образува желаното вещество върху повърхността на вафлите.

Физическо отлагане на пари (PVD)

Както подсказва името, физическото отлагане на пари се отнася до образуването на тънки филми с физически средства. Sputtering е физически метод за отлагане на пари, който използва аргонова плазма, за да разпръсне атоми от цел и да ги депозира върху повърхността на вафла, за да образува тънък филм. В някои случаи депозираният филм може да бъде лекуван и подобрен чрез техники като ултравиолетова термична обработка (UVTP).

Стъпка 6: Връзка

Проводимостта на полупроводниците е между проводници и непроводници (т.е. изолатори), което ни позволява да контролираме напълно потока на електричеството. Процесите на литография, офорт и отлагане на вафли могат да изграждат компоненти като транзистори, но те трябва да бъдат свързани, за да се даде възможност за предаване и приемане на мощност и сигнали.

Металите се използват за свързване на веригата поради тяхната проводимост. Металите, използвани за полупроводници, трябва да отговарят на следните условия:

· Ниско съпротивление: Тъй като металните вериги трябва да преминат ток, металите в тях трябва да имат ниско съпротивление.

· Термохимична стабилност: Свойствата на металните материали трябва да останат непроменени по време на процеса на свързване на металите.

· Висока надеждност: С развитието на технологията за интегрална верига дори малки количества метални взаимосвързани материали трябва да имат достатъчна издръжливост.

· Производствена цена: Дори ако са изпълнени първите три условия, материалните разходи са твърде високи, за да задоволят нуждите на масовото производство.

Процесът на свързване използва главно два материала, алуминий и мед.

Алуминиев процес на свързване

Процесът на свързване на алуминиевата връзка започва с отлагане на алуминий, приложение на фоторезисти, експозиция и развитие, последвано от офорт за избирателно премахване на излишния алуминий и фоторезист, преди да влезете в процеса на окисляване. След приключване на горните стъпки, процесите на фотолитография, офорт и отлагане се повтарят, докато не приключи взаимосвързаността.

В допълнение към отличната си проводимост, алуминият също е лесен за фотолитограф, офорт и депозит. В допълнение, той има ниска цена и добра адхезия към оксидния филм. Недостатъците му са, че е лесно да се корозира и има ниска точка на топене. В допълнение, за да се предотврати реагирането на алуминий със силиций и да се причини проблеми с връзката, трябва да се добавят метални отлагания, за да се отдели алуминий от вафлата. Този депозит се нарича "бариерен метал".

Алуминиевите вериги се образуват чрез отлагане. След като вафлата влезе във вакуумната камера, тънък филм, образуван от алуминиеви частици, ще се придържа към вафлата. Този процес се нарича "отлагане на пари (VD)", което включва отлагане на химически пари и физическо отлагане на пари.

Процес на свързване на мед

Тъй като полупроводниковите процеси стават по -сложни и размерите на устройството се свиват, скоростта на свързване и електрическите свойства на алуминиевите вериги вече не са адекватни и са необходими нови проводници, които отговарят както на размера, така и изискванията за размера. Първата причина медта да замени алуминия е, че има по -ниска съпротивление, което позволява по -бързи скорости на свързване на устройството. Медта също е по -надеждна, тъй като е по -устойчива на електромиграция, движението на метални йони, когато токът тече през метал, отколкото алуминий.

Медта обаче не образува лесно съединения, което затруднява изпаряването и отстраняването от повърхността на вафла. За да се справим с този проблем, вместо да офортм мед, ние депозираме и офорт на мед, които са необходими, се състоят от окопи и виа, и след това запълваме гореспоменатите „модели“ с мед за постигане на взаимовръзка, процес, наречен „Damascene“.

Тъй като медните атоми продължават да се дифундират в диелектриката, изолацията на последния намалява и създава бариерен слой, който блокира медните атоми от по -нататъшна дифузия. След това на бариерния слой се образува тънък меден слой. Тази стъпка позволява електроплаване, което е запълване на модели на високо съотношение с мед. След пълнене, излишъкът от мед може да бъде отстранен чрез метално химическо механично полиране (CMP). След завършване може да се отложи оксиден филм и излишъкът от филм може да бъде отстранен чрез фотолитография и процеси на офорт. Горният процес трябва да се повтори, докато не приключи връзката между медта.

От горното сравнение може да се види, че разликата между взаимосвързаността на медта и алуминиевата връзка е, че излишната мед се отстранява чрез метална CMP, а не от офорт.

Стъпка 7: Тестване

Основната цел на теста е да се провери дали качеството на полупроводниковия чип отговаря на определен стандарт, така че да се премахнат дефектните продукти и да подобрят надеждността на чипа. В допълнение, тестваните дефектни продукти няма да влязат в етапа на опаковане, което помага да се спестят разходите и времето. Електронното сортиране на матрици (EDS) е метод за изпитване на вафли.

EDS е процес, който проверява електрическите характеристики на всеки чип в състояние на вафли и по този начин подобрява добива на полупроводници. EDS могат да бъдат разделени на пет стъпки, както следва:

01 Електрически мониторинг на параметрите (EPM)

EPM е първата стъпка в тестването на полупроводникови чипове. Тази стъпка ще тества всяко устройство (включително транзистори, кондензатори и диоди), необходимо за полупроводникови интегрални вериги, за да се гарантира, че техните електрически параметри отговарят на стандартите. Основната функция на EPM е да предостави измерени електрически характеристики, които ще бъдат използвани за подобряване на ефективността на производствените процеси на полупроводници и производителността на продукта (не за откриване на дефектни продукти).

02 тест за стареене на вафли

Степента на полупроводникови дефекти идва от два аспекта, а именно степента на производствени дефекти (по -висока в ранния етап) и степента на дефекти в целия жизнен цикъл. Тестът за стареене на вафли се отнася до тестване на вафла при определена температура и напрежение на променлив ток, за да се установи продуктите, които могат да имат дефекти в ранния етап, тоест да се подобри надеждността на крайния продукт чрез откриване на потенциални дефекти.

03 Откриване

След приключване на теста за стареене, полупроводниковият чип трябва да бъде свързан към тестовото устройство с сондна карта и след това тестовете за температура, скорост и движение могат да бъдат извършени на вафлата, за да се провери съответните функции на полупроводниковите функции. Моля, вижте таблицата за описание на конкретните стъпки на теста.

04 Ремонт

Ремонтът е най -важният етап на изпитване, тъй като някои дефектни чипове могат да бъдат поправени чрез подмяна на проблемните компоненти.

05 Доставяне

Чиповете, които не успяха да се провалят с електрическия тест, са подредени в предишните стъпки, но те все още трябва да бъдат маркирани, за да ги разграничат. В миналото трябваше да маркираме дефектни чипове със специално мастило, за да гарантираме, че те могат да бъдат идентифицирани с просто око, но сега системата автоматично ги сортира според стойността на тестовите данни.

Стъпка 8: Опаковка

След предишните няколко процеса вафлата ще образува квадратни чипове с еднакъв размер (известен също като "единични чипове"). Следващото нещо, което трябва да направите, е да получите отделни чипове чрез рязане. Наскоро изрязаните чипове са много крехки и не могат да обменят електрически сигнали, така че те трябва да бъдат обработвани отделно. Този процес е опаковката, която включва формиране на защитна обвивка извън полупроводниковия чип и им позволява да обменят електрически сигнали с външната страна. Целият процес на опаковане е разделен на пет стъпки, а именно триене на вафли, закрепване на единичен чип, взаимосвързаност, формоване и тестване на опаковки.

01 Вафла за триене

За да изрежем безброй гъсто подредени чипове от вафлата, първо трябва внимателно да „смиламе“ гърба на вафлата, докато нейната дебелина не отговори на нуждите на процеса на опаковане. След смилане можем да изрежем по линията на писарите по вафлата, докато полупроводниковият чип се отдели.

Има три вида технология за триене на вафли: рязане на острие, лазерно рязане и плазмено рязане. Острието на острието е използването на диамантено острие за рязане на вафлата, която е предразположена към триене на топлина и отломки и по този начин да се увреди вафлата. Лазерното оформяне има по -голяма точност и лесно може да се справи с вафли с тънка дебелина или малки разстояния на линията на писари. Плазменото подреждане използва принципа на плазменото офорт, така че тази технология също е приложима, дори ако разстоянието между линията на писарите е много малко.

02 Единична приставка за вафли

След като всички чипове са отделени от вафлата, трябва да прикрепим отделните чипове (единични вафли) към субстрата (оловна рамка). Функцията на субстрата е да защити полупроводниковите чипове и да им позволи да обменят електрически сигнали с външни вериги. Течни или твърди лепила могат да се използват за прикрепване на чиповете.

03 Връзка

След като прикрепим чипа към субстрата, ние също трябва да свържем контактните точки на двете, за да постигнем обмен на електрически сигнал. В тази стъпка има два метода на свързване, които могат да се използват: свързване на проводници с помощта на тънки метални проводници и завъртане на чип, използвайки сферични златни блокове или калаени блокове. Свързването на проводниците е традиционен метод, а технологията за свързване на флип чип може да ускори производството на полупроводници.

04 Формоване

След завършване на връзката на полупроводниковия чип е необходим процес на формоване, за да се добави пакет от външната страна на чипа, за да се защити интегрираната схема на полупроводника от външни условия като температура и влажност. След като се направи пакетна плесен, ако е необходимо, трябва да поставим полупроводниковия чип и съединението за формоване на епоксид (EMC) във формата и да го запечатате. Запечатаният чип е крайната форма.

05 Тест за опаковане

Чиповете, които вече са имали своята окончателна форма, също трябва да преминат през последния тест за дефект. Всички готови полупроводникови чипове, които влизат в окончателния тест, са готово полупроводникови чипове. Те ще бъдат поставени в изпитвателното оборудване и ще зададат различни условия като напрежение, температура и влажност при тестове за електрически, функционални и скорости. Резултатите от тези тестове могат да се използват за намиране на дефекти и подобряване на качеството на продукта и ефективността на производството.

Еволюция на технологията за опаковане

Тъй като размерът на чипа намалява и изискванията за производителност се увеличават, опаковката претърпя много технологични иновации през последните няколко години. Някои технологии и решения за опаковане, ориентирани към бъдещето, включват използването на отлагане за традиционни бек-енд процеси, като опаковки на ниво вафли (WLP), процеси на блъскане и технология за преразпределение (RDL), както и технологии за офорт и почистване за производството на фронтални вафли.

Какво е усъвършенствана опаковка?

Традиционната опаковка изисква всеки чип да бъде изрязан от вафлата и поставен във форма. Опаковката на ниво вафли (WLP) е вид усъвършенствана технология за опаковане, която се отнася за директно опаковане на чипа, все още на вафлата. Процесът на WLP е първо да се пакетира и тества, а след това да отделя всички формирани чипове от вафлата наведнъж. В сравнение с традиционните опаковки, предимството на WLP е по -ниската производствена цена.

Разширената опаковка може да бъде разделена на 2D опаковка, 2.5D опаковка и 3D опаковка.

По -малка 2D опаковка

Както бе споменато по -рано, основната цел на процеса на опаковане включва изпращане на сигнала на полупроводниковия чип отвън, а неравностите, образувани на вафлата, са точките за контакт за изпращане на входни/изходни сигнали. Тези неравности са разделени на вентилатор и вентилатор. Първият фен във формата на вентилатор е вътре в чипа, а вторият във формата на вентилатор е извън обхвата на чипа. Обаждаме се на входния/изходен сигнал I/O (вход/изход), а броят на входа/изхода се нарича броя на I/O. Броят на I/O е важна основа за определяне на метода на опаковане. Ако броят на I/O е нисък, се използва опаковка за вентилатор. Тъй като размерът на чипа не се променя много след опаковката, този процес се нарича още чип-мащабни опаковки (CSP) или опаковка на чип (WLCSP на ниво вафли (WLCSP). Ако броят на I/O е висок, обикновено се използва опаковане на вентилатори и се изискват слоеве за преразпределение (RDL) в допълнение към неравности, за да се даде възможност за маршрутизиране на сигнала. Това е „Опаковка на ниво вафли (Fowlp)“.

2.5D Опаковка

2.5D Технологията за опаковане може да постави два или повече вида чипа в един пакет, като същевременно позволява сигналите да се пренасочват странично, което може да увеличи размера и производителността на пакета. Най -широко използваният 2,5D метод за опаковане е да се поставят памет и логически чипове в един пакет чрез силиконов интерпозитор. 2.5D Опаковането изисква основни технологии като VIAS-Silicon VIA (TSV), микро неравности и RDL на фини стъпки.

3D опаковка

Технологията за 3D опаковане може да постави два или повече вида чипа в един пакет, като същевременно позволява сигналите да се пренасочват вертикално. Тази технология е подходяща за по -малки и по -високи полупроводникови чипове. TSV може да се използва за чипове с голям брой I/O, а телесното свързване може да се използва за чипове с нисък брой на I/O и в крайна сметка да образува сигнална система, в която чиповете са подредени вертикално. Основните технологии, необходими за 3D опаковане, включват TSV и микро-бумбовна технология.

Досега осемте стъпки на производството на полупроводникови продукти „обработка на вафли - окисляване - фотолитография - ецване - отлагане на тънък филм - взаимосвързаност - тестване - опаковане“ са напълно въведени. От "пясък" до "чипове", полупроводниковата технология извършва истинска версия на "Превръщането на камъни в злато".

---

Vetek Semiconductor е професионален китайски производител наTantalum карбидно покритие, Силиконово карбидно покритие, Специален графит, Силиконова карбидна керамикаиДруги полупроводникови керамика. Vetek Semiconductor се ангажира да предоставя усъвършенствани решения за различни продукти на SIC вафли за полупроводниковата индустрия.

Ако се интересувате от горните продукти, не се колебайте да се свържете директно с нас.  

MOB: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

Имейл: anny@veteksemi.com